ਮਲਟੀਲੇਅਰ ਪੀਸੀਬੀ ਡਿਜ਼ਾਈਨ ਵਿੱਚ EMI ਸਮੱਸਿਆ ਨੂੰ ਕਿਵੇਂ ਹੱਲ ਕਰਨਾ ਹੈ?

ਕੀ ਤੁਸੀਂ ਜਾਣਦੇ ਹੋ ਕਿ ਮਲਟੀ-ਲੇਅਰ ਪੀਸੀਬੀ ਡਿਜ਼ਾਈਨ ਕਰਨ ਵੇਲੇ EMI ਸਮੱਸਿਆ ਨੂੰ ਕਿਵੇਂ ਹੱਲ ਕਰਨਾ ਹੈ?

ਮੈਂ ਤੁਹਾਨੂੰ ਦੱਸਦਾ ਹਾਂ!

EMI ਸਮੱਸਿਆਵਾਂ ਨੂੰ ਹੱਲ ਕਰਨ ਦੇ ਬਹੁਤ ਸਾਰੇ ਤਰੀਕੇ ਹਨ।ਆਧੁਨਿਕ EMI ਦਮਨ ਵਿਧੀਆਂ ਵਿੱਚ ਸ਼ਾਮਲ ਹਨ: EMI ਦਮਨ ਕੋਟਿੰਗ ਦੀ ਵਰਤੋਂ ਕਰਨਾ, ਉਚਿਤ EMI ਦਮਨ ਵਾਲੇ ਹਿੱਸੇ ਅਤੇ EMI ਸਿਮੂਲੇਸ਼ਨ ਡਿਜ਼ਾਈਨ ਦੀ ਚੋਣ ਕਰਨਾ।ਸਭ ਤੋਂ ਬੁਨਿਆਦੀ PCB ਲੇਆਉਟ ਦੇ ਅਧਾਰ ਤੇ, ਇਹ ਪੇਪਰ EMI ਰੇਡੀਏਸ਼ਨ ਅਤੇ PCB ਡਿਜ਼ਾਈਨ ਹੁਨਰ ਨੂੰ ਨਿਯੰਤਰਿਤ ਕਰਨ ਵਿੱਚ PCB ਸਟੈਕ ਦੇ ਕਾਰਜ ਦੀ ਚਰਚਾ ਕਰਦਾ ਹੈ।

ਪਾਵਰ ਬੱਸ

IC ਦੇ ਆਊਟਪੁੱਟ ਵੋਲਟੇਜ ਜੰਪ ਨੂੰ IC ਦੇ ਪਾਵਰ ਪਿੰਨ ਦੇ ਨੇੜੇ ਢੁਕਵੀਂ ਸਮਰੱਥਾ ਰੱਖ ਕੇ ਤੇਜ਼ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।ਹਾਲਾਂਕਿ, ਇਹ ਸਮੱਸਿਆ ਦਾ ਅੰਤ ਨਹੀਂ ਹੈ.ਕੈਪਸੀਟਰ ਦੀ ਸੀਮਤ ਬਾਰੰਬਾਰਤਾ ਪ੍ਰਤੀਕਿਰਿਆ ਦੇ ਕਾਰਨ, ਕੈਪੀਸੀਟਰ ਲਈ ਪੂਰੀ ਫ੍ਰੀਕੁਐਂਸੀ ਬੈਂਡ ਵਿੱਚ IC ਆਉਟਪੁੱਟ ਨੂੰ ਸਾਫ਼-ਸਫ਼ਾਈ ਨਾਲ ਚਲਾਉਣ ਲਈ ਲੋੜੀਂਦੀ ਹਾਰਮੋਨਿਕ ਪਾਵਰ ਪੈਦਾ ਕਰਨਾ ਅਸੰਭਵ ਹੈ।ਇਸ ਤੋਂ ਇਲਾਵਾ, ਪਾਵਰ ਬੱਸ 'ਤੇ ਬਣੀ ਅਸਥਾਈ ਵੋਲਟੇਜ ਡੀਕੋਪਲਿੰਗ ਮਾਰਗ ਦੇ ਇੰਡਕਟੈਂਸ ਦੇ ਦੋਵਾਂ ਸਿਰਿਆਂ 'ਤੇ ਵੋਲਟੇਜ ਦੀ ਗਿਰਾਵਟ ਦਾ ਕਾਰਨ ਬਣੇਗੀ।ਇਹ ਅਸਥਾਈ ਵੋਲਟੇਜ ਮੁੱਖ ਆਮ ਮੋਡ EMI ਦਖਲ ਸਰੋਤ ਹਨ।ਅਸੀਂ ਇਨ੍ਹਾਂ ਸਮੱਸਿਆਵਾਂ ਨੂੰ ਕਿਵੇਂ ਹੱਲ ਕਰ ਸਕਦੇ ਹਾਂ?

ਸਾਡੇ ਸਰਕਟ ਬੋਰਡ 'ਤੇ IC ਦੇ ਮਾਮਲੇ ਵਿੱਚ, IC ਦੇ ਆਲੇ-ਦੁਆਲੇ ਦੀ ਪਾਵਰ ਪਰਤ ਨੂੰ ਇੱਕ ਵਧੀਆ ਉੱਚ-ਫ੍ਰੀਕੁਐਂਸੀ ਕੈਪਸੀਟਰ ਮੰਨਿਆ ਜਾ ਸਕਦਾ ਹੈ, ਜੋ ਕਿ ਡਿਸਕਰੀਟ ਕੈਪਸੀਟਰ ਦੁਆਰਾ ਲੀਕ ਹੋਈ ਊਰਜਾ ਨੂੰ ਇਕੱਠਾ ਕਰ ਸਕਦਾ ਹੈ ਜੋ ਸਾਫ਼ ਆਉਟਪੁੱਟ ਲਈ ਉੱਚ-ਵਾਰਵਾਰਤਾ ਊਰਜਾ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ।ਇਸ ਤੋਂ ਇਲਾਵਾ, ਇੱਕ ਚੰਗੀ ਪਾਵਰ ਲੇਅਰ ਦਾ ਇੰਡਕਟੈਂਸ ਛੋਟਾ ਹੁੰਦਾ ਹੈ, ਇਸਲਈ ਇੰਡਕਟਰ ਦੁਆਰਾ ਸੰਸ਼ਲੇਸ਼ਿਤ ਅਸਥਾਈ ਸਿਗਨਲ ਵੀ ਛੋਟਾ ਹੁੰਦਾ ਹੈ, ਇਸ ਤਰ੍ਹਾਂ ਆਮ ਮੋਡ EMI ਨੂੰ ਘਟਾਉਂਦਾ ਹੈ।

ਬੇਸ਼ੱਕ, ਪਾਵਰ ਸਪਲਾਈ ਲੇਅਰ ਅਤੇ IC ਪਾਵਰ ਸਪਲਾਈ ਪਿੰਨ ਦੇ ਵਿਚਕਾਰ ਕਨੈਕਸ਼ਨ ਜਿੰਨਾ ਸੰਭਵ ਹੋ ਸਕੇ ਛੋਟਾ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ, ਕਿਉਂਕਿ ਡਿਜੀਟਲ ਸਿਗਨਲ ਦਾ ਵਧ ਰਿਹਾ ਕਿਨਾਰਾ ਤੇਜ਼ ਅਤੇ ਤੇਜ਼ ਹੁੰਦਾ ਹੈ।ਇਸ ਨੂੰ ਸਿੱਧੇ ਪੈਡ ਨਾਲ ਜੋੜਨਾ ਬਿਹਤਰ ਹੈ ਜਿੱਥੇ IC ਪਾਵਰ ਪਿੰਨ ਸਥਿਤ ਹੈ, ਜਿਸ ਬਾਰੇ ਵੱਖਰੇ ਤੌਰ 'ਤੇ ਚਰਚਾ ਕਰਨ ਦੀ ਲੋੜ ਹੈ।

ਆਮ ਮੋਡ EMI ਨੂੰ ਨਿਯੰਤਰਿਤ ਕਰਨ ਲਈ, ਪਾਵਰ ਲੇਅਰ ਨੂੰ ਡੀਕਪਲ ਕਰਨ ਵਿੱਚ ਮਦਦ ਕਰਨ ਲਈ ਪਾਵਰ ਲੇਅਰਾਂ ਦੀ ਇੱਕ ਚੰਗੀ ਤਰ੍ਹਾਂ ਡਿਜ਼ਾਇਨ ਕੀਤੀ ਜੋੜਾ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ ਅਤੇ ਇੱਕ ਕਾਫ਼ੀ ਘੱਟ ਇੰਡਕਟੈਂਸ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ।ਕੁਝ ਲੋਕ ਪੁੱਛ ਸਕਦੇ ਹਨ, ਇਹ ਕਿੰਨਾ ਚੰਗਾ ਹੈ?ਜਵਾਬ ਪਾਵਰ ਲੇਅਰ, ਲੇਅਰਾਂ ਦੇ ਵਿਚਕਾਰ ਸਮੱਗਰੀ, ਅਤੇ ਓਪਰੇਟਿੰਗ ਬਾਰੰਬਾਰਤਾ (ਭਾਵ, IC ਰਾਈਜ਼ ਟਾਈਮ ਦਾ ਇੱਕ ਫੰਕਸ਼ਨ) 'ਤੇ ਨਿਰਭਰ ਕਰਦਾ ਹੈ।ਆਮ ਤੌਰ 'ਤੇ, ਪਾਵਰ ਲੇਅਰਾਂ ਦੀ ਸਪੇਸਿੰਗ 6mil ਹੈ, ਅਤੇ ਇੰਟਰਲੇਅਰ FR4 ਸਮੱਗਰੀ ਹੈ, ਇਸਲਈ ਪਾਵਰ ਲੇਅਰ ਦੇ ਪ੍ਰਤੀ ਵਰਗ ਇੰਚ ਦੇ ਬਰਾਬਰ ਸਮਰੱਥਾ ਲਗਭਗ 75pF ਹੈ।ਸਪੱਸ਼ਟ ਤੌਰ 'ਤੇ, ਲੇਅਰ ਸਪੇਸਿੰਗ ਜਿੰਨੀ ਛੋਟੀ ਹੋਵੇਗੀ, ਸਮਰੱਥਾ ਓਨੀ ਹੀ ਵੱਡੀ ਹੋਵੇਗੀ।

100-300ps ਦੇ ਵਾਧੇ ਦੇ ਸਮੇਂ ਵਾਲੇ ਬਹੁਤ ਸਾਰੇ ਉਪਕਰਣ ਨਹੀਂ ਹਨ, ਪਰ IC ਦੀ ਮੌਜੂਦਾ ਵਿਕਾਸ ਦਰ ਦੇ ਅਨੁਸਾਰ, 100-300ps ਦੀ ਰੇਂਜ ਵਿੱਚ ਵਾਧਾ ਸਮਾਂ ਵਾਲੇ ਉਪਕਰਣ ਉੱਚ ਅਨੁਪਾਤ ਵਿੱਚ ਕਬਜ਼ਾ ਕਰਨਗੇ।100 ਤੋਂ 300 PS ਰਾਈਜ਼ ਟਾਈਮ ਵਾਲੇ ਸਰਕਟਾਂ ਲਈ, 3 ਮਿਲੀਅਨ ਲੇਅਰ ਸਪੇਸਿੰਗ ਹੁਣ ਜ਼ਿਆਦਾਤਰ ਐਪਲੀਕੇਸ਼ਨਾਂ ਲਈ ਲਾਗੂ ਨਹੀਂ ਹੈ।ਉਸ ਸਮੇਂ, ਇੰਟਰਲੇਅਰ ਸਪੇਸਿੰਗ 1mil ਤੋਂ ਘੱਟ ਦੇ ਨਾਲ ਡੈਲਾਮੀਨੇਸ਼ਨ ਤਕਨਾਲੋਜੀ ਨੂੰ ਅਪਣਾਉਣਾ ਜ਼ਰੂਰੀ ਹੈ, ਅਤੇ FR4 ਡਾਈਇਲੈਕਟ੍ਰਿਕ ਸਮੱਗਰੀ ਨੂੰ ਉੱਚ ਡਾਈਇਲੈਕਟ੍ਰਿਕ ਸਥਿਰਾਂਕ ਵਾਲੀ ਸਮੱਗਰੀ ਨਾਲ ਬਦਲਣਾ ਜ਼ਰੂਰੀ ਹੈ।ਹੁਣ, ਵਸਰਾਵਿਕ ਅਤੇ ਘੜੇ ਵਾਲੇ ਪਲਾਸਟਿਕ 100 ਤੋਂ 300ps ਰਾਈਜ਼ ਟਾਈਮ ਸਰਕਟਾਂ ਦੀਆਂ ਡਿਜ਼ਾਈਨ ਲੋੜਾਂ ਨੂੰ ਪੂਰਾ ਕਰ ਸਕਦੇ ਹਨ।

ਹਾਲਾਂਕਿ ਭਵਿੱਖ ਵਿੱਚ ਨਵੀਆਂ ਸਮੱਗਰੀਆਂ ਅਤੇ ਵਿਧੀਆਂ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ, ਆਮ 1 ਤੋਂ 3 NS ਰਾਈਜ਼ ਟਾਈਮ ਸਰਕਟ, 3 ਤੋਂ 6 ਮਿਲੀਅਨ ਲੇਅਰ ਸਪੇਸਿੰਗ, ਅਤੇ FR4 ਡਾਈਇਲੈਕਟ੍ਰਿਕ ਸਮੱਗਰੀ ਆਮ ਤੌਰ 'ਤੇ ਉੱਚ-ਅੰਤ ਦੇ ਹਾਰਮੋਨਿਕਾਂ ਨੂੰ ਸੰਭਾਲਣ ਅਤੇ ਅਸਥਾਈ ਸਿਗਨਲਾਂ ਨੂੰ ਕਾਫ਼ੀ ਘੱਟ ਬਣਾਉਣ ਲਈ ਕਾਫੀ ਹੁੰਦੀਆਂ ਹਨ, ਯਾਨੀ , ਆਮ ਮੋਡ EMI ਨੂੰ ਬਹੁਤ ਘੱਟ ਘਟਾਇਆ ਜਾ ਸਕਦਾ ਹੈ।ਇਸ ਪੇਪਰ ਵਿੱਚ, ਪੀਸੀਬੀ ਲੇਅਰਡ ਸਟੈਕਿੰਗ ਦੀ ਡਿਜ਼ਾਈਨ ਉਦਾਹਰਨ ਦਿੱਤੀ ਗਈ ਹੈ, ਅਤੇ ਲੇਅਰ ਸਪੇਸਿੰਗ 3 ਤੋਂ 6 ਮਿਲੀਲ ਤੱਕ ਮੰਨੀ ਜਾਂਦੀ ਹੈ।

ਇਲੈਕਟ੍ਰੋਮੈਗਨੈਟਿਕ ਢਾਲ

ਸਿਗਨਲ ਰੂਟਿੰਗ ਦੇ ਦ੍ਰਿਸ਼ਟੀਕੋਣ ਤੋਂ, ਇੱਕ ਚੰਗੀ ਲੇਅਰਿੰਗ ਰਣਨੀਤੀ ਇਹ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ ਕਿ ਸਾਰੇ ਸਿਗਨਲ ਟਰੇਸ ਨੂੰ ਇੱਕ ਜਾਂ ਇੱਕ ਤੋਂ ਵੱਧ ਲੇਅਰਾਂ ਵਿੱਚ ਰੱਖੋ, ਜੋ ਪਾਵਰ ਲੇਅਰ ਜਾਂ ਜ਼ਮੀਨੀ ਜਹਾਜ਼ ਦੇ ਅੱਗੇ ਹਨ।ਪਾਵਰ ਸਪਲਾਈ ਲਈ, ਇੱਕ ਚੰਗੀ ਲੇਅਰਿੰਗ ਰਣਨੀਤੀ ਇਹ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ ਕਿ ਪਾਵਰ ਲੇਅਰ ਜ਼ਮੀਨੀ ਪਲੇਨ ਦੇ ਨਾਲ ਲੱਗਦੀ ਹੈ, ਅਤੇ ਪਾਵਰ ਲੇਅਰ ਅਤੇ ਜ਼ਮੀਨੀ ਪਲੇਨ ਵਿਚਕਾਰ ਦੂਰੀ ਜਿੰਨੀ ਸੰਭਵ ਹੋ ਸਕੇ ਘੱਟ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ, ਜਿਸ ਨੂੰ ਅਸੀਂ "ਲੇਅਰਿੰਗ" ਰਣਨੀਤੀ ਕਹਿੰਦੇ ਹਾਂ।

PCB ਸਟੈਕ

ਕਿਸ ਕਿਸਮ ਦੀ ਸਟੈਕਿੰਗ ਰਣਨੀਤੀ EMI ਨੂੰ ਬਚਾਉਣ ਅਤੇ ਦਬਾਉਣ ਵਿੱਚ ਮਦਦ ਕਰ ਸਕਦੀ ਹੈ?ਹੇਠ ਦਿੱਤੀ ਲੇਅਰਡ ਸਟੈਕਿੰਗ ਸਕੀਮ ਇਹ ਮੰਨਦੀ ਹੈ ਕਿ ਪਾਵਰ ਸਪਲਾਈ ਕਰੰਟ ਇੱਕ ਸਿੰਗਲ ਲੇਅਰ 'ਤੇ ਵਹਿੰਦਾ ਹੈ ਅਤੇ ਉਹ ਸਿੰਗਲ ਵੋਲਟੇਜ ਜਾਂ ਮਲਟੀਪਲ ਵੋਲਟੇਜ ਇੱਕੋ ਲੇਅਰ ਦੇ ਵੱਖ-ਵੱਖ ਹਿੱਸਿਆਂ ਵਿੱਚ ਵੰਡੇ ਜਾਂਦੇ ਹਨ।ਮਲਟੀਪਲ ਪਾਵਰ ਲੇਅਰਾਂ ਦੇ ਮਾਮਲੇ 'ਤੇ ਬਾਅਦ ਵਿੱਚ ਚਰਚਾ ਕੀਤੀ ਜਾਵੇਗੀ।

4-ਪਲਾਈ ਪਲੇਟ

4-ਪਲਾਈ ਲੈਮੀਨੇਟ ਦੇ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਕੁਝ ਸੰਭਾਵੀ ਸਮੱਸਿਆਵਾਂ ਹਨ।ਸਭ ਤੋਂ ਪਹਿਲਾਂ, ਭਾਵੇਂ ਸਿਗਨਲ ਪਰਤ ਬਾਹਰੀ ਪਰਤ ਵਿੱਚ ਹੋਵੇ ਅਤੇ ਪਾਵਰ ਅਤੇ ਜ਼ਮੀਨੀ ਜਹਾਜ਼ ਅੰਦਰਲੀ ਪਰਤ ਵਿੱਚ ਹੋਵੇ, ਪਾਵਰ ਪਰਤ ਅਤੇ ਜ਼ਮੀਨੀ ਜਹਾਜ਼ ਵਿਚਕਾਰ ਦੂਰੀ ਅਜੇ ਵੀ ਬਹੁਤ ਜ਼ਿਆਦਾ ਹੈ।

ਜੇਕਰ ਲਾਗਤ ਦੀ ਲੋੜ ਪਹਿਲੀ ਹੈ, ਤਾਂ ਰਵਾਇਤੀ 4-ਪਲਾਈ ਬੋਰਡ ਦੇ ਹੇਠਾਂ ਦਿੱਤੇ ਦੋ ਵਿਕਲਪਾਂ 'ਤੇ ਵਿਚਾਰ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।ਇਹ ਦੋਵੇਂ EMI ਦਮਨ ਦੀ ਕਾਰਗੁਜ਼ਾਰੀ ਵਿੱਚ ਸੁਧਾਰ ਕਰ ਸਕਦੇ ਹਨ, ਪਰ ਇਹ ਸਿਰਫ਼ ਉਸ ਕੇਸ ਲਈ ਢੁਕਵੇਂ ਹਨ ਜਿੱਥੇ ਬੋਰਡ 'ਤੇ ਕੰਪੋਨੈਂਟਸ ਦੀ ਘਣਤਾ ਕਾਫ਼ੀ ਘੱਟ ਹੈ ਅਤੇ ਕੰਪੋਨੈਂਟਸ ਦੇ ਆਲੇ ਦੁਆਲੇ ਕਾਫ਼ੀ ਖੇਤਰ ਹੈ (ਬਿਜਲੀ ਸਪਲਾਈ ਲਈ ਲੋੜੀਂਦੀ ਤਾਂਬੇ ਦੀ ਪਰਤ ਲਗਾਉਣ ਲਈ)।

ਪਹਿਲੀ ਤਰਜੀਹੀ ਸਕੀਮ ਹੈ।ਪੀਸੀਬੀ ਦੀਆਂ ਬਾਹਰਲੀਆਂ ਪਰਤਾਂ ਸਾਰੀਆਂ ਪਰਤਾਂ ਹਨ, ਅਤੇ ਵਿਚਕਾਰਲੀਆਂ ਦੋ ਪਰਤਾਂ ਸਿਗਨਲ/ਪਾਵਰ ਲੇਅਰ ਹਨ।ਸਿਗਨਲ ਪਰਤ 'ਤੇ ਪਾਵਰ ਸਪਲਾਈ ਨੂੰ ਚੌੜੀਆਂ ਲਾਈਨਾਂ ਨਾਲ ਰੂਟ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਜਿਸ ਨਾਲ ਪਾਵਰ ਸਪਲਾਈ ਕਰੰਟ ਦੇ ਮਾਰਗ ਦੀ ਰੁਕਾਵਟ ਘੱਟ ਹੁੰਦੀ ਹੈ ਅਤੇ ਸਿਗਨਲ ਮਾਈਕ੍ਰੋਸਟ੍ਰਿਪ ਮਾਰਗ ਦੀ ਰੁਕਾਵਟ ਘੱਟ ਹੁੰਦੀ ਹੈ।EMI ਨਿਯੰਤਰਣ ਦੇ ਦ੍ਰਿਸ਼ਟੀਕੋਣ ਤੋਂ, ਇਹ ਸਭ ਤੋਂ ਵਧੀਆ 4-ਲੇਅਰ ਪੀਸੀਬੀ ਢਾਂਚਾ ਉਪਲਬਧ ਹੈ।ਦੂਜੀ ਸਕੀਮ ਵਿੱਚ, ਬਾਹਰੀ ਪਰਤ ਸ਼ਕਤੀ ਅਤੇ ਜ਼ਮੀਨ ਨੂੰ ਲੈ ਕੇ ਜਾਂਦੀ ਹੈ, ਅਤੇ ਵਿਚਕਾਰਲੀ ਦੋ ਪਰਤ ਸਿਗਨਲ ਲੈ ਜਾਂਦੀ ਹੈ।ਪਰੰਪਰਾਗਤ 4-ਲੇਅਰ ਬੋਰਡ ਦੇ ਮੁਕਾਬਲੇ, ਇਸ ਸਕੀਮ ਦਾ ਸੁਧਾਰ ਛੋਟਾ ਹੈ, ਅਤੇ ਇੰਟਰਲੇਅਰ ਰੁਕਾਵਟ ਰਵਾਇਤੀ 4-ਲੇਅਰ ਬੋਰਡ ਜਿੰਨਾ ਵਧੀਆ ਨਹੀਂ ਹੈ।

ਜੇਕਰ ਵਾਇਰਿੰਗ ਰੁਕਾਵਟ ਨੂੰ ਨਿਯੰਤਰਿਤ ਕਰਨਾ ਹੈ, ਤਾਂ ਉਪਰੋਕਤ ਸਟੈਕਿੰਗ ਸਕੀਮ ਨੂੰ ਪਾਵਰ ਸਪਲਾਈ ਅਤੇ ਗਰਾਉਂਡਿੰਗ ਦੇ ਪਿੱਤਲ ਦੇ ਟਾਪੂ ਦੇ ਹੇਠਾਂ ਵਾਇਰਿੰਗ ਲਗਾਉਣ ਲਈ ਬਹੁਤ ਧਿਆਨ ਰੱਖਣਾ ਚਾਹੀਦਾ ਹੈ।ਇਸ ਤੋਂ ਇਲਾਵਾ, ਡੀਸੀ ਅਤੇ ਘੱਟ ਬਾਰੰਬਾਰਤਾ ਦੇ ਵਿਚਕਾਰ ਕਨੈਕਟੀਵਿਟੀ ਨੂੰ ਯਕੀਨੀ ਬਣਾਉਣ ਲਈ ਪਾਵਰ ਸਪਲਾਈ ਜਾਂ ਸਟ੍ਰੈਟਮ 'ਤੇ ਤਾਂਬੇ ਦੇ ਟਾਪੂ ਨੂੰ ਜਿੰਨਾ ਸੰਭਵ ਹੋ ਸਕੇ ਆਪਸ ਵਿੱਚ ਜੋੜਿਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ।

6-ਪਲਾਈ ਪਲੇਟ

ਜੇ 4-ਲੇਅਰ ਬੋਰਡ 'ਤੇ ਭਾਗਾਂ ਦੀ ਘਣਤਾ ਵੱਡੀ ਹੈ, ਤਾਂ 6-ਲੇਅਰ ਪਲੇਟ ਬਿਹਤਰ ਹੈ।ਹਾਲਾਂਕਿ, 6-ਲੇਅਰ ਬੋਰਡ ਦੇ ਡਿਜ਼ਾਇਨ ਵਿੱਚ ਕੁਝ ਸਟੈਕਿੰਗ ਸਕੀਮਾਂ ਦਾ ਸ਼ੀਲਡ ਪ੍ਰਭਾਵ ਕਾਫ਼ੀ ਚੰਗਾ ਨਹੀਂ ਹੈ, ਅਤੇ ਪਾਵਰ ਬੱਸ ਦੇ ਅਸਥਾਈ ਸਿਗਨਲ ਨੂੰ ਘੱਟ ਨਹੀਂ ਕੀਤਾ ਗਿਆ ਹੈ।ਹੇਠਾਂ ਦੋ ਉਦਾਹਰਣਾਂ ਦੀ ਚਰਚਾ ਕੀਤੀ ਗਈ ਹੈ।

ਪਹਿਲੇ ਕੇਸ ਵਿੱਚ, ਪਾਵਰ ਸਪਲਾਈ ਅਤੇ ਜ਼ਮੀਨ ਨੂੰ ਕ੍ਰਮਵਾਰ ਦੂਜੀ ਅਤੇ ਪੰਜਵੀਂ ਪਰਤਾਂ ਵਿੱਚ ਰੱਖਿਆ ਗਿਆ ਹੈ.ਤਾਂਬੇ ਵਾਲੀ ਬਿਜਲੀ ਸਪਲਾਈ ਦੀ ਉੱਚ ਰੁਕਾਵਟ ਦੇ ਕਾਰਨ, ਇਹ ਆਮ ਮੋਡ EMI ਰੇਡੀਏਸ਼ਨ ਨੂੰ ਨਿਯੰਤਰਿਤ ਕਰਨ ਲਈ ਬਹੁਤ ਹੀ ਪ੍ਰਤੀਕੂਲ ਹੈ।ਹਾਲਾਂਕਿ, ਸਿਗਨਲ ਰੁਕਾਵਟ ਨਿਯੰਤਰਣ ਦੇ ਦ੍ਰਿਸ਼ਟੀਕੋਣ ਤੋਂ, ਇਹ ਵਿਧੀ ਬਹੁਤ ਸਹੀ ਹੈ.

ਦੂਜੀ ਉਦਾਹਰਣ ਵਿੱਚ, ਪਾਵਰ ਸਪਲਾਈ ਅਤੇ ਜ਼ਮੀਨ ਨੂੰ ਕ੍ਰਮਵਾਰ ਤੀਜੀ ਅਤੇ ਚੌਥੀ ਪਰਤਾਂ ਵਿੱਚ ਰੱਖਿਆ ਗਿਆ ਹੈ।ਇਹ ਡਿਜ਼ਾਇਨ ਬਿਜਲੀ ਦੀ ਸਪਲਾਈ ਦੇ ਤਾਂਬੇ ਦੇ ਢੱਕਣ ਵਾਲੇ ਰੁਕਾਵਟ ਦੀ ਸਮੱਸਿਆ ਨੂੰ ਹੱਲ ਕਰਦਾ ਹੈ।ਲੇਅਰ 1 ਅਤੇ ਲੇਅਰ 6 ਦੀ ਮਾੜੀ ਇਲੈਕਟ੍ਰੋਮੈਗਨੈਟਿਕ ਸ਼ੀਲਡਿੰਗ ਕਾਰਗੁਜ਼ਾਰੀ ਦੇ ਕਾਰਨ, ਡਿਫਰੈਂਸ਼ੀਅਲ ਮੋਡ EMI ਵਧਦਾ ਹੈ।ਜੇਕਰ ਦੋ ਬਾਹਰੀ ਪਰਤਾਂ 'ਤੇ ਸਿਗਨਲ ਲਾਈਨਾਂ ਦੀ ਸੰਖਿਆ ਘੱਟ ਤੋਂ ਘੱਟ ਹੈ ਅਤੇ ਲਾਈਨਾਂ ਦੀ ਲੰਬਾਈ ਬਹੁਤ ਛੋਟੀ ਹੈ (ਸਿਗਨਲ ਦੀ ਸਭ ਤੋਂ ਉੱਚੀ ਹਾਰਮੋਨਿਕ ਵੇਵ-ਲੰਬਾਈ ਦੇ 1/20 ਤੋਂ ਘੱਟ), ਤਾਂ ਡਿਜ਼ਾਈਨ ਡਿਫਰੈਂਸ਼ੀਅਲ ਮੋਡ EMI ਦੀ ਸਮੱਸਿਆ ਨੂੰ ਹੱਲ ਕਰ ਸਕਦਾ ਹੈ।ਨਤੀਜੇ ਦਰਸਾਉਂਦੇ ਹਨ ਕਿ ਡਿਫਰੈਂਸ਼ੀਅਲ ਮੋਡ EMI ਦਾ ਦਮਨ ਖਾਸ ਤੌਰ 'ਤੇ ਉਦੋਂ ਚੰਗਾ ਹੁੰਦਾ ਹੈ ਜਦੋਂ ਬਾਹਰੀ ਪਰਤ ਤਾਂਬੇ ਨਾਲ ਭਰੀ ਹੁੰਦੀ ਹੈ ਅਤੇ ਤਾਂਬੇ ਦਾ ਢੱਕਣ ਵਾਲਾ ਖੇਤਰ ਜ਼ਮੀਨੀ ਹੁੰਦਾ ਹੈ (ਹਰ 1/20 ਤਰੰਗ ਲੰਬਾਈ ਦੇ ਅੰਤਰਾਲ)।ਜਿਵੇਂ ਕਿ ਉੱਪਰ ਦੱਸਿਆ ਗਿਆ ਹੈ, ਤਾਂਬਾ ਰੱਖਿਆ ਜਾਵੇਗਾ


ਪੋਸਟ ਟਾਈਮ: ਜੁਲਾਈ-29-2020